

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-17502 (P2003-17502A)

(43)公開日 平成15年1月17日(2003.1.17)

(51) Int.Cl. ⁷		識別記号	ΡI		5	·7]ト*(参考)
H01L	21/336	•	G 0 2 F	1/1368		2H092
G02F	1/1368		G09F	9/30	338	5 C O 9 4
G09F	9/30	338	H01L	29/78	616A	5 F 1 1 0
H01L	29/786				617N	

審査請求 未請求 請求項の数15 OL (全 18 頁)

(21)出願番号	特顧2001-199012(P2001-199012)	(71)出願人	000153878
(22)出顧日	平成13年6月29日(2001.6.29)	(72)発明者	株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地 中村 理 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

最終頁に続く


(54) 【発明の名称】 半導体装置およびその作製方法

(57)【要約】

·【課題】 本発明は、オフ電流値が低く、信頼性の高い TFTおよび該TFTを備えた電子機器を得ることを課 題とする。

・【解決手段】 層間絶縁膜14を間に挟んでゲート電極13の上方に該ゲート電極と電気的に接続された電極17を設け、ソース領域11cまたはドレイン領域11bの一部、或いはLDD領域11d、11eと重なるように配置させることでオフ電流値の低減、信頼性の向上を図り、また、ゲート電極13と電極17とのコンタクトを半導体層11と間隔を空けて配置することで微細化を図ることができる。

(A) 上面図



・【特許請求の範囲】

・【請求項1】ゲート電極と、ゲート絶縁膜と、該ゲート 絶縁膜を間に挟んで前記ゲート電極と重なるチャネル形 成領域と、該チャネル形成領域とドレイン領域またはソ ース領域との間にLDD領域とを備えたTFTを具備し た半導体装置において、前記ゲート電極を覆う層間絶縁 膜上に前記ゲート電極と電気的に接続された電極を有し ており、該電極は、前記層間絶縁膜を間に挟んで前記し DD領域と重なることを特徴とする半導体装置。

・【請求項2】ゲート電極と、ゲート絶縁膜と、該ゲート 絶縁膜を間に挟んで前記ゲート電極と重なるチャネル形 成領域と、ドレイン領域またはソース領域とを少なくと も備えたTFTを具備した半導体装置において、前記ゲ ート電極を覆う層間絶縁膜上に前記ゲート電極と電気的 に接続された電極を有しており、該電極は、前記層間絶 縁膜を間に挟んで前記チャネル形成領域と前記ドレイン 領域との境界または前記チャネル形成領域とソース領域 、 との境界を少なくとも覆うことを特徴とする半導体装

極は、前記層間絶縁膜を間に挟んで前記ソース領域の一 部または前記ドレイン領域の一部と重なることを特徴と する半導体装置。

・【請求項4】ゲート電極と、ゲート絶縁膜と、該ゲート 絶縁膜を間に挟んで前記ゲート電極と重なるチャネル形 成領域と、該チャネル形成領域とドレイン領域またはソ ース領域との間にLDD領域とを備えたTFTを具備し た半導体装置において、前記ゲート電極を覆う層間絶縁 膜上に前記ゲート電極と電気的に接続された電極を有し ており、該電極は、前記層間絶縁膜を間に挟んで前記し DD領域の一部と重なることを特徴とする半導体装置。 ・【請求項5】ゲート電極と、ゲート絶縁膜と、該ゲート 絶縁膜を間に挟んで前記ゲート電極と重なるチャネル形 成領域と、該チャネル形成領域とドレイン領域またはソ ース領域との間にLDD領域とを備えたTFTを具備し た半導体装置において、

前記ゲート電極は、第1の導電層と、前記第1の導電層 よりも幅の小さい第2の導電層との積層からなり、

前記チャネル形成領域は、前記第2の導電層と前記第1 の導電層および前記ゲート絶縁膜を間に挟んで重なって 40 置。 おり、

前記LDD領域は、前記第1の導電層の一部とゲート絶 縁膜を間に挟んで重なっており、前記ゲート電極を覆う 層間絶縁膜上に前記ゲート電極と電気的に接続された電 極を有しており、該電極は、前記層間絶縁膜を間に挟ん で前記LDD領域と重なることを特徴とする半導体装 置。

・【請求項6】請求項1乃至5のいずれか一において、前 記電極は、前記層間絶縁膜を間に挟んで前記ゲート電極 の端部と重なることを特徴とする半導体装置。

・【請求項7】請求項1乃至6のいずれか一において、前 記層間絶縁膜上には、前記ソース領域に達するソース電 極と、前記ドレイン領域に達するドレイン電極が設けら れ、前記電極と同一層上に形成されていることを特徴と する半導体装置。

・【請求項8】請求項1乃至7のいずれか一において、前 記電極は、2つに分岐しており、半導体層上で並置され ていることを特徴とする半導体装置。

・【請求項9】請求項1乃至7のいずれか一において、前 10 記電極は、層間絶縁膜、ゲート電極、及びゲート絶縁膜 を間に挟んで前記チャネル形成領域の全部と重なること を特徴とする半導体装置。

・【請求項10】請求項1乃至7のいずれか一において、 前記電極は、層間絶縁膜を間に挟んで前記チャネル形成 領域とドレイン領域との間、或いは前記チャネル形成領 域とソース領域との間のいずれか一方と重なることを特 徴とする半導体装置。

・【請求項11】複数のゲート電極と、ゲート絶縁膜と、 該ゲート絶縁膜を間に挟んで前記複数のゲート電極とそ ·【請求項3】請求項1または請求項2において、前記電 20 れぞれ重なる複数のチャネル形成領域と、該チャネル形 成領域とドレイン領域またはソース領域との間にLDD 領域とを備えたマルチゲート構造のTFTを具備した半 導体装置において、前記複数のゲート電極を覆う層間絶 縁膜上に前記複数のゲート電極と電気的に接続された電 極を有しており、該電極は、前記層間絶縁膜を間に挟ん で前記LDD領域と重なることを特徴とする半導体装

> ・【請求項12】請求項11において、前記電極は、前記 層間絶縁膜を間に挟んで前記複数のチャネル形成領域間 30 の領域とも重なることを特徴とする半導体装置。

・【請求項13】絶縁表面上に第1の電極と、前記第1の 電極を覆う絶縁膜と、前記絶縁膜上に前記絶縁膜を間に 挟んで前記第1の電極の一部と重なる半導体層と、前記 半導体層を覆うゲート絶縁膜と、前記ゲート絶縁膜上に 前記第1の電極と電気的に接続するゲート電極と、前記 ゲート電極を覆う層間絶縁膜と、前記層間絶縁膜上に前 記ゲート電極と電気的に接続する第2の電極と、を有 し、前記第2の電極は、前記層間絶縁膜を間に挟んで前 記半導体層の一部と重なることを特徴とする半導体装

・【請求項14】請求項13において、前記半導体層は、 少なくともチャネル形成領域と、ソース領域と、ドレイ シ領域とを有し、前記第2の電極は、前記層間絶縁膜を 間に挟んで前記チャネル形成領域と前記ドレイン領域と の境界または前記チャネル形成領域とソース領域との境 界を少なくとも覆うことを特徴とする半導体装置。

・【請求項15】請求項13において、前記半導体層は、 少なくともチャネル形成領域と、ソース領域と、ドレイ シ領域と、前記チャネル形成領域と前記ドレイン領域ま 50 たは前記ソース領域との間にLDD領域とを有し、前記 3

第2の電極は、前記層間絶縁膜を間に挟んで前記LDD 領域と重なることを特徴とする半導体装置。

・【発明の詳細な説明】

·[0001]

・【発明の属する技術分野】本発明は薄膜トランジスタ ・(以下、TFTという)で構成された回路を有する半導 体装置およびその作製方法に関する。例えば、液晶表示 パネルに代表される電気光学装置およびその様な電気光 学装置を部品として搭載した電子機器に関する。

・【0002】なお、本明細魯中において半導体装置と は、半導体特性を利用することで機能しうる装置全般を 指し、電気光学装置、半導体回路および電子機器は全て 半導体装置である。

·[0003]

・【従来の技術】近年、絶縁表面を有する基板上に形成さ れた半導体薄膜(厚さ数~数百 n m程度)を用いて薄膜 トランジスタ(TFT)を構成し、このTFTで形成し た大面積集積回路を有する半導体装置の開発が進んでい る。アクティブマトリクス型液晶表示装置、EL表示装 られている。特に、結晶質シリコン膜(典型的にはポリ シリコン膜)を活性層にしたTFT(以下、ポリシリコ シTFTと記す)は電界効果移動度が高いことから、い ろいろな機能を備えた回路を形成することも可能であ

・【0004】例えば、液晶表示装置に搭載される液晶モ ジュールには、機能ブロックごとに画像表示を行う画素 回路や、СМОS回路を基本としたシフトレジスタ回 路、レベルシフタ回路、バッファ回路、サンプリング回 路などの画素回路を制御するための駆動回路が一枚の基 板上に形成される。

・【0005】また、アクティブマトリクス型の液晶モジ ュールの画素回路には、数十から数百万個の各画素にT FT(画素TFT)が配置され、その画素TFTのそれ ぞれには画素電極が設けられている。液晶を挟んだ対向 基板側には対向電極が設けられており、液晶を誘電体と した一種のコンデンサを形成している。そして、各画素 に印加する電圧をTFTのスイッチング機能により制御 して、このコンデンサへの電荷を制御することで液晶を っている。

・【0006】画素TFTはnチャネル型TFTから成 り、スイッチング素子として液晶に電圧を印加して駆動 させるものである。液晶は交流で駆動させるので、フレ ーム反転駆動と呼ばれる方式が多く採用されている。こ の方式では消費電力を低く抑えるために、画素TFTに 要求される特性はオフ電流値(TFTがオフ動作時に流 れるドレイン電流)を十分低くすることが重要である。 ・【0007】オフ電流値を低減するためのTFTの構造 として、低濃度ドレイン(LDD: Lightly Doped Drai 50 る面積を縮小したTFT構造を提供する。

n) 構造が知られている。この構造はチャネル形成領域 と、髙濃度に不純物元素を添加して形成するソース領域 またはドレイン領域との間に低濃度に不純物元素を添加 した領域を設けたものであり、この領域をLDD領域と 呼んでいる。LDD構造はドレイン近傍の電界を緩和し てホットキャリア注入による劣化を防ぐ効果がある。

4

・【0008】しかし、従来のTFTにおいて、LDD領 域を形成した場合、オフ電流値を低減することはできた が、同時にオン電流値も低下していた。

10 【0009】また、ホットキャリアによるオン電流値の 劣化を防ぐための手段として、ゲート絶縁膜を介してL DD領域をゲート電極と重ねて配置させた、いわゆるG OLD (Gate-drain Overlapped LDD) 構造が知られて いる。GOLD構造はLDD構造よりもさらにドレイン 近傍の電界を緩和してホットキャリア注入による劣化を 防ぐ効果がある。このようなGOLD構造とすること で、ドレイン近傍の電界強度が緩和されてホットキャリ ア注入を防ぎ、劣化現象の防止に有効であることが知ら れている。なお、本明細書では、LDD領域がゲート絶 置、および密着型イメージセンサはその代表例として知 20 緑膜を介してゲート電極と重なるTFT構造をGOLD 構造と呼び、LDD領域がゲート絶縁膜を介してゲート 電極と重ならないTFT構造をLDD構造と呼ぶ。

> ·【0010】また、GOLD構造はLDD構造と比べて オン電流値の劣化を防ぐ効果は高いが、その反面、LD D構造と比べてオフ電流値が大きくなってしまう問題が あった。

·【0011】また、GOLD構造は、ゲート絶縁膜を介 してLDD領域とゲート電極とが重ねて配置されている ため、寄生容量が発生して周波数特性(f特性と呼ばれ る)が低くなり、高速動作を妨げていた。

·[0012]

・【発明が解決しようとする課題】従来では、LDD構造 を備えたTFTやGOLD構造を備えたTFTを形成し ようとすると、その製造工程が複雑なものとなり工程数 が増加してしまう問題があった。工程数の増加は製造コ ストの増加要因になるばかりか、製造歩留まりを低下さ せる原因となることは明らかである。

・【0013】本発明はこのような問題点を解決するため の技術であり、TFTを用いて作製するアクティブマト 駆動し、透過光量を制御して画像を表示する仕組みにな 40 りクス型の液晶表示装置に代表される電気光学装置なら びに半導体装置において、半導体装置の動作特性および 信頼性を向上させ、かつ、低消費電力化を図ると共に、 工程数を増加させることなく、製造コストの低減および 歩留まりの向上を実現するTFT構造を提供することを 目的としている。

> ・【0014】また、本発明は、液晶表示装置に代表され る電気光学装置ならびに半導体装置において、今後のさ らなる髙精細化(画素数の増大)及び小型化に伴う各表示 画素ピッチの微細化を進められるように、TFTが占め

·[0015]

てもよい。

【課題を解決するための手段】本発明は、ゲート電極と 電気的に接続する電極を層間絶縁膜上に設け、該電極が 下方に位置する半導体層と一部重なるように配置することでTFTの動作特性および信頼性を向上させる。ま た、本発明において、層間絶縁膜上に設ける電極は、ソ ース電極やドレイン電極と同時に形成することができる ので工程数を増加させることなく、製造コストの低減お

よび歩留まりの向上を実現することができる。
・【0016】本発明において、層間絶縁膜上に設ける電 10 極は、下方に位置する半導体層のうち、ソース領域の一部または前記ドレイン領域の一部と重なるように配置し

・【0017】本明細書で開示する発明の構成1は、ゲート電極と、ゲート絶縁膜と、該ゲート絶縁膜を間に挟んで前記ゲート電極と重なるチャネル形成領域と、該チャネル形成領域とドレイン領域またはソース領域との間にしDD領域とを備えたTFTを具備した半導体装置において、前記ゲート電極を覆う層間絶縁膜上に前記ゲート電極と電気的に接続された電極を有しており、該電極は、前記層間絶縁膜を間に挟んで前記LDD領域と重なることを特徴とする半導体装置である。

【0018】また、本発明において層間絶縁膜上に設ける電極は、下方に位置する半導体層のうち、LDD領域の一部と重なるように配置してもよい。

・【0019】本明細書で開示する発明の構成2は、ゲート電極と、ゲート絶縁膜と、該ゲート絶縁膜を間に挟んで前記ゲート電極と重なるチャネル形成領域と、ドレイシ領域またはソース領域とを少なくとも備えたTFTを具備した半導体装置において、前記ゲート電極を覆う層間絶縁膜上に前記ゲート電極と電気的に接続された電極を有しており、該電極は、前記層間絶縁膜を間に挟んで前記チャネル形成領域と前記ドレイン領域との境界または前記チャネル形成領域とソース領域との境界を少なくとも覆うことを特徴とする半導体装置である。

【0020】本明細書で開示する発明の構成3は、ゲート電極と、ゲート絶縁膜と、該ゲート絶縁膜を間に挟んで前記ゲート電極と重なるチャネル形成領域と、該チャネル形成領域とドレイン領域またはソース領域との間にしDD領域とを備えたTFTを具備した半導体装置にお40いて、前記ゲート電極を覆う層間絶縁膜上に前記ゲート電極と電気的に接続された電極を有しており、該電極は、前記層間絶縁膜を間に挟んで前記しDD領域の一部と重なることを特徴とする半導体装置である。

・【0021】また、本発明において層間絶縁膜上に設ける電極は、下方に位置する半導体層のうち、ゲート電極と重なるLDD領域と重なるように配置してもよい。・【0022】本明細書で開示する発明の構成4は、ゲート電極と、ゲート絶縁膜と、該ゲート絶縁膜を間に挟んで前記ゲート電極と重なるチャネル形成領域と、該チャ 50

ネル形成領域とドレイン領域またはソース領域との間に したとのでは、大力では、第1の導電層と、前記第1の 導電層よりも幅の小さい第2の導電層との積層からなり、前記チャネル形成領域は、前記第2の導電層と前記 第1の導電層および前記ゲート絶縁膜を間に挟んで重なっており、前記しDD領域は、前記第1の導電層の一部とゲート絶縁膜を間に挟んで重なっており、前記ゲート電極を覆う層間絶縁膜上に前記ゲート電極と電気的に接続された電極を有しており、該電極は、前記層間絶縁膜を間に挟んで前記LDD領域と重なることを特徴とする

6

【0023】また、上記構成1乃至4のいずれか一において、前記電極は、前記層間絶縁膜を間に挟んで前記ゲート電極の端部と重なってもよい。また、前記電極の端部とゲート電極の端部が一致してもよい。

半導体装置である。

・【0024】また、上記構成1乃至4のいずれか一において、前記層間絶縁膜上には、前記ソース領域に達するソース電極と、前記ドレイン領域に達するドレイン電極 20 が設けられ、前記電極と同一層上に形成されている。

・【0025】また、上記構成1乃至4のいずれか一において、前記電極は、2つに分岐しており、半導体層上で並置されているTFT構成であってもよい。この場合、 層間絶縁膜を誘電体として前記電極とゲート電極とで形成される寄生容量が低減できる。

【0026】或いは、上記構成1乃至4のいずれか一において、前記電極は、層間絶縁膜、ゲート電極、及びゲート絶縁膜を間に挟んで前記チャネル形成領域の全部と重なるTFT構成であってもよい。

30 【0027】或いは、上記構成1万至4のいずれか一に おいて、前記電極は、層間絶縁膜を間に挟んで前記チャ ネル形成領域とドレイン領域との間、或いは前記チャネ ル形成領域とソース領域との間のいずれか一方と重なる TFT構成であってもよい。

【0028】また、本発明においてTFTは、シングルゲート構造であってもよいし、ダブルゲート構造であってもよいし、それ以上のマルチゲート構造であってもよい。

【0029】本明細書で開示する発明の構成5は、複数のゲート電極と、ゲート絶縁膜と、該ゲート絶縁膜を間に挟んで前記複数のゲート電極とそれぞれ重なる複数のチャネル形成領域と、該チャネル形成領域とドレイン領域またはソース領域との間にLDD領域とを備えたマルチゲート構造のTFTを具備した半導体装置において、前記複数のゲート電極を覆う層間絶縁膜上に前記複数のゲート電極と電気的に接続された電極を有しており、該電極は、前記層間絶縁膜を間に挟んで前記LDD領域と重なることを特徴とする半導体装置である。

・【0030】また、上記構成5において、前記電極は、 前記層間絶縁膜を間に挟んで前記複数のチャネル形成領

8

域間の領域とも重なるように配置してもよい。

·【0031】また、本発明においてTFTは、半導体層 の下方にも電極を備えたデュアルゲート構造であっても よい。

・【0032】本明細書で開示する発明の構成6は、絶縁 表面上に第1の電極と、前記第1の電極を覆う絶縁膜 と、前記絶縁膜上に前記絶縁膜を間に挟んで前記第1の 電極の一部と重なる半導体層と、前記半導体層を覆うゲ ート絶縁膜と、前記ゲート絶縁膜上に前記第1の電極と 電気的に接続するゲート電極と、前記ゲート電極を覆う 層間絶縁膜と、前記層間絶縁膜上に前記ゲート電極と電 気的に接続する第2の電極と、を有し、前記第2の電極 は、前記層間絶縁膜を間に挟んで前記半導体層の一部と 重なることを特徴とする半導体装置である。

·【0033】また、上記構成6において、前記半導体層 は、少なくともチャネル形成領域と、ソース領域と、ド レイン領域とを有し、前記第2の電極は、前記層間絶縁 膜を間に挟んで前記チャネル形成領域と前記ドレイン領 域との境界または前記チャネル形成領域とソース領域と の境界を少なくとも覆うことを特徴としている。

・【0034】或いは、上記構成6において、前記半導体 層は、少なくともチャネル形成領域と、ソース領域と、 ドレイン領域と、前記チャネル形成領域と前記ドレイン 領域または前記ソース領域との間にLDD領域とを有 し、前記第2の電極は、前記層間絶縁膜を間に挟んで前 記LDD領域と重なることを特徴としている。

・【0035】また、本発明は、半導体基板を用い、LO COS (Local Oxidation of Silicon) 技術により得ら れる半導体素子においても適用可能である。

 $\cdot [0036]$

・【発明の実施の形態】本発明の実施形態について、以下 に説明する。

・【0037】(実施の形態1)本発明の一例を図1に示 す。図1(A)は上面図であり、鎖線A-A'で切断し た場合の断面図が図1 (B) である。

・【0038】本発明は、図1に示すようにゲート電極1 3と電気的に接続する電極17を層間絶縁膜14上に設 け、該電極17の下方に位置する半導体層11において 発生するチャネル形成領域11aとLDD領域11dと の境界付近またはチャネル形成領域11aとLDD領域 40 り、ゲート絶縁膜22を介してゲート電極23が半導体 11eとの境界付近で生じる電界を緩和してホットキャ リア注入による劣化を防ぐ。

・【0039】また、電極17は、層間絶縁膜14を間に 挟んでLDD領域11d、11eと重なっており、ゲー ト絶縁膜12を介してゲート電極13が半導体層11に 与える電界よりも弱いが、LDD領域11d、11eに 電界を与える。即ち、本発明は、GOLD構造のTFT と同等の特性を有するTFTを得ることができる。

・【0040】ただし、本発明において、層間絶縁膜14 の厚さ及び誘電率によって電極17が半導体層11に与 50 域である。

える電界を考慮して実施者が適宜調節する必要がある。 なお、ここでは、ゲート電極13と重なる箇所のみにゲ ート絶縁膜12を設けた構成としたが、半導体層11を 覆うゲート絶縁膜を形成してもよい。この場合、電極1 7は、ゲート絶縁膜12と層間絶縁膜14とを間に挟ん で半導体層の上方に位置しているため、ゲート絶縁膜1 2及び層間絶縁膜14の厚さ及び誘電率によって電極1 7が半導体層11に与える電界を考慮して実施者が適宜 調節する必要がある。

10 【0041】なお、ゲート電極13と電極17とのコン タクトは、半導体層11と離れた位置で形成することで TFTが占める面積の増大を抑えることができる。従来 のGOLD構造では、ゲート電極幅が増加することによ ってTFTが占める面積が増大していた。

・【0042】また、電極17はソース電極15またはド レイン電極16と同一の層上に同時に形成することがで きるため、工程数を増やすことなく図1に示すTFT構 造を得ることができる。

·【0043】また、図1では、LDD領域とソース領域 20 の境界と、電極の端部とがほぼ一致している例を示した が、一致していない他の例を図2に示す。また、図2 中、20は基板、21aはチャネル形成領域、22はゲ ート絶縁膜、25はソース領域21cと電気的に接続す るソース電極、26はドレイン領域21bと電気的に接 続するドレイン電極である。

·【0044】図2(A)は上面図であり、図2(B1) が断面図の一例であり、図2 (B2)も断面図の一例で ある。また、図2(A)において、上面における電極形 状も図1と異なっており、電極27はコの字の形状とし 30 ている。なお、この電極27の形状は、特に限定され ず、図1に示した形状としてもよい。

·【0045】図2(B1)に示した構造は、ゲート電極 23と電気的に接続する電極27を層間絶縁膜24上に 設け、層間絶縁膜24を間に挟んで電極27がLDD領 域の一部21e、21gと重なるように配置した例であ る。なお、LDD領域の一部21 d、21 f は、層間絶 縁膜24を間に挟んで電極27と重ならない。

・【0046】また、電極27は、層間絶縁膜24を間に 挟んでLDD領域の一部21e、21gと重なってお 層21に与える電界よりも弱いが、LDD領域の一部2 1 e、21gに電界を与える。

·【0047】図2(B1)に示した構造においても半導 体層21において発生する電界を緩和してホットキャリ ア注入による劣化を防ぐ。

·【0048】一方、図2(B2)に示した構造は、図2 ·(B1) と半導体層21の各領域の配置が異なっている のみであるため、他の部分の説明は図2 (B1) を参照 すればよい。図2 (B2) 中、21hはチャネル形成領 【0049】図2 (B 2) に示した構造は、電極27が層間絶縁膜24を間に挟んで重なるLDD領域21 k、21 mおよびソース領域21 jまたはドレイン領域21 iの一部と重なる例である。なお、本明細書中、ソース領域21 jまたはドレイン領域21 iは、 $1\times10^{20}\sim1\times10^{21}$ /cm 3 の濃度範囲でn型またはp型を付与する不純物元素が添加された領域を指しており、LDD領域21 k、21 mは、 $1\times10^{16}\sim1\times10^{20}$ /cm 3 未満の濃度範囲、好ましくは $1\times10^{18}\sim1\times10^{19}$ /cm 3 の濃度範囲でn型またはp型を付与する不純物元素が添加された領域を指している。

【0050】また、図2(B2)に示した構造において、電極27は、層間絶縁膜24を間に挟んでLDD領域21k、21mおよびソース領域21jまたはドレイシ領域21iの一部と重なっており、ゲート絶縁膜22を介してゲート電極23が半導体層21に与える電界よりも弱いが、21k、21mおよびソース領域21jまたはドレイン領域21iの一部に電界を与える。

【0051】図2(B2)に示した構造においても半導体層21において発生する電界を緩和してホットキャリ 20 ア注入による劣化を防ぐ。

・【0052】また、図1及び図2では、チャネル形成領域の両側にLDD領域を設けた例を示したが、チャネル形成領域の片側のみに設ける他の例を図3に示す。また、図3において、上面における電極形状も図1と異なっており、電極37はLの字の形状としている。

・【0053】図3(A)は上面図であり、図3(B)が断面図である。また、図3中、30は基板、31aはチャネル形成領域、32はゲート絶縁膜、35はソース領域31cと電気的に接続するソース電極、36はドレイシ領域31bと電気的に接続するドレイン電極である。・【0054】図3に示した構造は、ゲート電極33と電気的に接続する電極37を層間絶縁膜34上に設け、層間絶縁膜34を間に挟んで電極37がLDD領域31dの一部と重なるように配置した例である。なお、LDD領域の一部は、層間絶縁膜34を間に挟んで電極37と重ならない。

・【0055】また、電極37は、層間絶縁膜34を間に挟んでLDD領域31dの一部と重なっており、ゲート絶縁膜32を介してゲート電極33が半導体層31に与える電界よりも弱いが、LDD領域31dの一部に電界を与える。

·【0056】図3に示した構造においても半導体層31において発生する電界を緩和してホットキャリア注入による劣化を防ぐ。

·【0057】また、図4(A)に示した本発明のTFTモデルと、図4(B)に示したLDD構造のTFTとで活性層表面から5nm付近での電子温度分布のシミュレーションを行い、比較を行った。

·【〇〇58】図4(A)及び図4(B)に示した両方の 50 は、LDD領域を設けなくともGOLD構造のTFTと

TFTモデルは、半導体層の膜厚50nm、ゲート絶縁膜の膜厚110nmであり、ゲート電極(チャネル長方向の長さ 6μ m)とゲート絶縁膜とが重なるチャネル形成領域のサイズは、 $L/W=6\mu$ m/ 1μ mとし、ボロシ (B) が $2\times10^{16}/c$ m³の濃度で添加されているポリシリコン膜を想定している。また、チャネル形成領域の両側にはリン (P) が $4\times10^{17}/c$ m³の濃度で添加されているLDD領域(チャネル長方向の長さ 1.6μ m)が設けられ、さらに隣接してリン (P) が $5\times10^{19}/c$ m³の濃度で添加されているソース領域またはドレイン領域が設けられている。なお、キャリア密度は、上記値がピーク値で、深さ方向に密度が減少しているとする。

10

・【0059】図4(A)においては、ゲート電極と同電位の電極を200nmの膜厚の絶縁物を間に挟んでドレイン領域側のLDD領域と重なるように設けたモデルである。

【0060】図4(C)は、シミュレーションの結果である。縦軸は、活性層表面から5nm付近での電子温度を指しており、横軸は、距離 $X\mu$ mを示している。なお、 $X=1\mu$ mの位置が、チャネル形成領域とLDD領域の境界であり、X=2. 5μ mの位置がLDD領域とドレイン領域の境界である。

【0061】図4(C)中、▲印が図4(A)の構造のシミュレーションでの値であり、■印が図4(B)のLDD構造のシミュレーションでの値である。図4(A)に示す本発明の構造のほうが、図4(B)のLDD構造よりも電子温度が低く、チャネル形成領域とLDD領域との境界で発生する電界が緩和されている。このシミュシーション結果からも、本発明の構成は、非常に有用であることが読み取れる。

·【0062】(実施の形態2)本発明の一例を図5に示す。図5(A)は上面図であり、図5(B)が断面図である。

【0063】本発明は、図5に示すようにゲート電極5 8と電気的に接続する電極57を層間絶縁膜54上に設 け、該電極57の下方に位置する半導体層51において 発生するチャネル形成領域51aとドレイン領域51b との境界付近またはチャネル形成領域51aとソース領 40 域51bとの境界付近で生じる電界を緩和してホットキャリア注入による劣化を防ぐ。

・【0064】また、電極57が半導体層51に与える電界は、層間絶縁膜54を間に挟んでいるため、ゲート電極53が半導体層51に与える電界よりも弱くなり、ドレイン領域51bと同じ不純物濃度であるものの、層間絶縁膜54を間に挟んで電極57と重なるドレイン領域の一部51 α がLDD領域として機能する。同様に層間絶縁膜54を間に挟んで電極57と重なるソース領域の一部51 β もLDD領域として機能する。即ち、本発明

同等またはそれ以上の特性を有するTFTを得ることが できる。従って、従来では複数回のドーピングを行い、 マスクを用いてLDD領域と、ソース領域及びドレイン 領域とを選択的に形成していたが、本発明はその工程を 行う必要はなく、1回のドーピングでよい。

【0065】ただし、本発明において、層間絶縁膜54 の厚さ及び誘電率によって電極57が半導体層51に与 える電界を考慮して実施者が適宜調節する必要がある。 なお、ここでは、ゲート電極53と重なる箇所のみにゲ ート絶縁膜52を設けた構成としたが、半導体層51を 10 【0076】図7に示した構造は、デュアルゲート構造 覆うゲート絶縁膜を形成してもよい。この場合、電極5 7は、ゲート絶縁膜52と層間絶縁膜54とを間に挟ん で半導体層の上方に位置しているため、ゲート絶縁膜5 2及び層間絶縁膜54の厚さ及び誘電率によって電極5 7が半導体層51に与える電界を考慮して実施者が適宜 調節する必要がある。

【0066】なお、ゲート電極53と電極57とのコン タクトは、半導体層51と離れた位置で形成することで TFTが占める面積の増大を抑えることができる。従来 ってTFTが占める面積が増大していた。

・【0067】また、電極57はソース電極55またはド レイン電極56と同一の層上に同時に形成することがで きるため、工程数を増やすことなく図5に示すTFT構 造を得ることができる。

・【0068】また、図5では、ゲート電極と同電位の電 極57をソース領域及びドレイン領域と重なるように設 けたが、層間絶縁膜を間に挟んでドレイン領域の一部の みと重なるように設けてもよい。

·【0069】 (実施の形態3) 本発明の一例を図6に示 30 す。図6(A)は上面図であり、図6(B)が断面図で ある。なお、ゲート電極は、2層構造となっており、下 層が63a、下層よりも幅の狭い上層が63bである。 ·【0070】図6に示した構造は、GOLD構造であ り、ゲート電極63a、63bの一部がゲート絶縁膜を 間に挟んでLDD領域61d、61eと重なっている。 また、このLDD領域は、ゲート電極の下層63aのう ち、上層63bと重ならない部分のみを通過させてドー ピングを行って自己整合的に形成されている。また、ゲ 層間絶縁膜64上に設け、層間絶縁膜64を間に挟んで 電極67がLDD領域61d、61eと重なるように配 置した例である。

·【0071】また、電極67は、ゲート絶縁膜62を介 してゲート電極63が半導体層61に与える電界よりも 弱いが、LDD領域61d、61eに電界を与える。

・【0072】図6に示した構造においても、半導体層6 1において発生する電界を緩和してホットキャリア注入 による劣化を防ぐことができる。

ネル形成領域、62はゲート絶縁膜、65はソース領域 61 cと電気的に接続するソース電極、66はドレイン 領域61bと電気的に接続するドレイン電極である。

12

・【0074】また、本実施の形態は、上記実施の形態1 または実施の形態2と自由に組み合わせることが可能で ある。

・【0075】(実施の形態4)本発明の一例を図7に示 す。図7(A)は上面図であり、図7(B)が断面図で

とよばれる構造であり、基板上にゲート電板71が形成 され、ゲート電極71を覆う下地絶縁膜72を形成した 後、下地絶縁膜72上に半導体層73を設け、該半導体 層73上にゲート絶縁膜74を設け、ゲート電極74と 電気的に接続するゲート電極75をゲート絶縁膜74上 に設けている。

・【0077】さらに、図7に示した構造は、上記構成に 加え、ゲート電極75と電気的に接続する電極79を層 間絶縁膜76上に設け、層間絶縁膜76を間に挟んで電 のGOLD構造では、ゲート電極幅が増加することによ 20 極79がLDD領域73d、73eと重なるように配置 した例である。

> ·【0078】また、電極79は、ゲート絶縁膜74を介 してゲート電極71が半導体層73に与える電界よりも 弱いが、LDD領域73d、73eに電界を与える。ま た、半導体層73の下方に設けられたゲート電極71も 半導体層73に電界を与える。

> ・【0079】図7に示した構造においても、半導体層7 8において発生する電界を緩和してホットキャリア注入 による劣化を防ぐことができる。

·【0080】また、図7中、70は基板、73aはチャ ネル形成領域、74はゲート絶縁膜、77はソース領域 73cと電気的に接続するソース電極、78はドレイン 領域73bと電気的に接続するドレイン電極である。

・【0081】また、図7においては、ゲート電極71と ゲート電極75とを電気的に接続する例を示したが、ゲ ート電極71とゲート電極75とを電気的に接続せず に、ゲート電極71を固定電位または接地電位としても よい。

・【0082】また、本実施の形態は、上記実施の形態1 ート電極63a、63bと電気的に接続する電極67を 40 乃至3のいずれか一と自由に組み合わせることが可能で

> ・【0083】(実施の形態5)本発明の一例を図8に示 す。図8(A)は上面図であり、図8(B)が断面図で ある。

> ・【0084】図8に示した構造は、ダブルゲート構造と よばれるマルチゲート構造の一例であり、複数のゲート 電極がゲート絶縁膜を間に挟んで半導体層81と重なっ ている。

・【0085】図8に示した構造は、ゲート電極83と電 ·【0073】また、図6中、60は基板、61aはチャ 50 気的に接続する電極87を層間絶縁膜84上に設け、層

間絶縁膜84を間に挟んで電極87がLDD領域81 d、81e、81fと重なるように配置した例である。 なお、半導体層81には、LDD領域81dとLDD領 域81eの間にチャネル形成領域81aと、LDD領域 81eとLDD領域81fの間にチャネル形成領域81 aとが設けられている。

・【0086】また、電極87は、層間絶縁膜84を間に 挟んでLDD領域81d、81e、81fと重なってお り、ゲート絶縁膜82を介してゲート電極83が半導体 層81に与える電界よりも弱いが、LDD領域81 d、 81e、81fに電界を与える。

·【0087】図8に示した構造においても半導体層81 において発生する電界を緩和してホットキャリア注入に よる劣化を防ぐ。

·【0088】また、図8中、80は基板、83aはチャ ネル形成領域、84はゲート絶縁膜、87はソース領域 83cと電気的に接続するソース電極、88はドレイン 領域83bと電気的に接続するドレイン電極である。

・【0089】また、本実施の形態は、上記実施の形態1 乃至4のいずれか一と自由に組み合わせることが可能で 20 【0100】また、電極107は、平坦な層間絶縁膜1 ある。

・【0090】 (実施の形態6) 本発明の一例を図9に示 す。図9(A)は上面図であり、図9(B1)が断面図 の一例であり、図9 (B2) も断面図の一例である。 ·【0091】また、図9(A)において、上面における 電極形状が図1と異なっており、電極97は矩形であ る。なお、この電極97の形状は、特に限定されない。 ·【0092】また、図9(B1)において、電極97 は、層間絶縁膜94を間に挟んでLDD領域91d、9 1 eと重なっており、ゲート絶縁膜92を介してゲート 電極93が半導体層91に与える電界よりも弱いが、L DD領域91d、91eに電界を与える。即ち、本発明 は、GOLD構造のTFTと同等の特性を有するTFT を得ることができる。

【0093】図9(B1)に示した構造においても半導 体層91において発生する電界を緩和してホットキャリ ア注入による劣化を防ぐ。また、図9中、90は基板、 91aはチャネル形成領域、92はゲート絶縁膜、95 はソース領域91 cと電気的に接続するソース電極、9 6はドレイン領域91bと電気的に接続するドレイン電 40 気的に接続するドレイン電極である。 極である。

·【0094】一方、図9(B2)に示した構造は、図9 ·(B1)と電極98が設けられている層が異なっている のみであるため、他の部分の説明は図9 (B1) を参照 すればよい。

·【0095】図9 (B2) に示した構造は、電極98が 層間絶縁膜94上に設けられ、ソース電極95、ドレイ シ電極96が層間絶縁膜99上に設けられた例である。 図9 (B2) の構造とすることにより、図9 (B1) よ りも工程数が増加するものの、電極98とドレイン電極 50 る。なお、図示しないが、画素部においては、画素電極

14 95 (またはソース電極96) との間隔を狭めることが 可能となるのでさらなる微細化が可能となる。

・【0096】また、本実施の形態は、上記実施の形態1 乃至5のいずれか一と自由に組み合わせることが可能で ある。

・【0097】(実施の形態7)本発明の一例を図10に 示す。図10(A)は上面図であり、図10(B)が断 面図の一例である。

・【0098】図10に示した構造は、層間絶縁膜を平坦 10 化して電極107と半導体層101との距離を短く調節 した例である。

・【0099】また、図10に示した構造は、ゲート電極 103と電気的に接続する電極107を表面が平坦な層 間絶縁膜104上に設け、該電極107の下方に位置す る半導体層101において発生するチャネル形成領域1 01aとLDD領域101dとの境界付近またはチャネ ル形成領域101aとLDD領域101eとの境界付近 で生じる電界を緩和してホットキャリア注入による劣化 を防ぐ。

04を間に挟んでLDD領域101d、101eと重な っており、ゲート絶縁膜102を介してゲート電極10 8が半導体層101に与える電界よりも弱いが、LDDD 領域101d、101eに電界を与える。即ち、図10 に示した構造は、GOLD構造のTFTと同等の特性を 有するTFTを得ることができる。

・【0101】また、図10に示した構造は、層間絶縁膜 を形成した後、平坦化処理を行う。この平坦化処理とし て、塗布膜(レジスト膜等)を形成した後エッチングな 30 どを行って平坦化するエッチバック法や機械的化学的研 磨法(CMP法)等を用いればよい。この平坦化処理を 行うことによって、電極107と半導体層101との距 離を自由に調節することができる。

・【0102】また、平坦化処理を行わなくとも成膜段階 で平坦な絶縁膜、例えば塗布法により得られる無機絶縁 膜または有機樹脂膜を形成してもよい。

【0103】また、図10中、100は基板、102は ゲート絶縁膜、105はソース領域101cと電気的に 接続するソース電極、106はドレイン領域31bと電

・【0104】以上の構成でなる本発明について、以下に 示す実施例でもってさらに詳細な説明を行うこととす

·【0105】(実施例)

・[実施例1] 本実施例では、画素部と、画素部の周辺に 設ける駆動回路のTFT(nチャネル型TFT及びpチ ャネル型TFT)を同時に形成したアクティブマトリク ス基板から、アクティブマトリクス型液晶表示装置を作 製する工程を以下に説明する。説明には図10を用い

を有するnチャネル型TFTからなる画素TFTと、保 持容量とが設けられている。また、反射型の液晶表示装 置を得る場合は、画素電極として光反射率の髙い金属 膜、代表的にはアルミニウムまたは銀を主成分とする材

料膜、またはそれらの積層膜等を用いればよく、透過型 の液晶表示装置を得る場合は、透光性を有する導電膜、 代表的には、ITO(酸化インジウム酸化スズ合金)、 酸化インジウム酸化亜鉛合金(In2O3-ZnO)、酸

化亜鉛(ZnO)等を用いればよい。

一のTFTを設けたアクティブマトリクス基板を得た 後、アクティブマトリクス基板上に配向膜を形成しラビ シグ処理を行う。なお、本実施例では配向膜を形成する 前に、アクリル樹脂膜等の有機樹脂膜をパターニングす ることによって基板間隔を保持するための柱状のスペー サを所望の位置に形成した。また、柱状のスペーサに代 えて、球状のスペーサを基板全面に散布してもよい。

・【0107】次いで、対向基板を用意する。この対向基 板には、着色層、遮光層が各画素に対応して配置された カラーフィルタが設けられている。また、駆動回路の部 20 分にも遮光層を設けた。このカラーフィルタと遮光層と を覆う平坦化膜を設けた。次いで、平坦化膜上に透明導 電膜からなる対向電極を画素部に形成し、対向基板の全 面に配向膜を形成し、ラビング処理を施した。

【0108】そして、画素部と駆動回路が形成されたア クティブマトリクス基板と対向基板とをシール材で貼り 合わせる。シール材にはフィラーが混入されていて、こ のフィラーと柱状スペーサによって均一な間隔を持って 2枚の基板が貼り合わせられる。その後、両基板の間に 液晶材料を注入し、封止剤(図示せず)によって完全に 30 封止する。液晶材料には公知の液晶材料を用いれば良 い。このようにしてアクティブマトリクス型液晶表示装 置が完成する。そして、必要があれば、アクティブマト リクス基板または対向基板を所望の形状に分断する。さ らに、公知の技術を用いて偏光板等を適宜設けた。そし て、公知の技術を用いてFPCを貼りつけた。

・【0109】こうして得られた液晶モジュールの構成を 図11の上面図を用いて説明する。

【0110】アクティブマトリクス基板301の中央に は、画素部304が配置されている。画素部304の上 側には、ソース信号線を駆動するためのソース信号線駆 動回路302が配置されている。画素部304の左右に は、ゲート信号線を駆動するためのゲート信号線駆動回 路303が配置されている。本実施例に示した例では、 ゲート信号線駆動回路303は画素部に対して左右対称 配置としているが、これは片側のみの配置でも良く、液 晶モジュールの基板サイズ等を考慮して、設計者が適宜 選択すれば良い。ただし、回路の動作信頼性や駆動効率 等を考えると、図11に示した左右対称配置が望まし **₽**10

・【0111】各駆動回路への信号の入力は、フレキシブ ルプリント基板(Flexible Print Circuit:FPC)3. 05から行われる。FPC305は、基板301の所定 の場所まで配置された配線に達するように、層間絶縁膜 および樹脂膜にコンタクトホールを開口し、接続電極3 09を形成した後、異方性導電膜等を介して圧着され る。本実施例においては、接続電極はITOを用いて形 成した。

16

・【0112】駆動回路、画素部の周辺には、基板外周に ・【0106】まず、上記実施の形態1乃至7のいずれか 10 沿ってシール剤307が塗布され、あらかじめアクティ プマトリクス基板上に形成されたスペーサ310によっ て一定のギャップ(基板301と対向基板306との間 隔)を保った状態で、対向基板306が貼り付けられ る。その後、シール剤307が塗布されていない部分よ り液晶素子が注入され、封止剤308によって密閉され る。以上の工程により、液晶モジュールが完成する。 ・【0113】また、ここでは全ての駆動回路を基板上に 形成した例を示したが、駆動回路の一部に数個のICを 用いてもよい。

> ・【0114】本実施例では、駆動回路に用いるTFT、 または画素部に用いるTFTとして実施の形態1乃至7 のいずれか一に示した電気特性、信頼性ともに高いTF Tを用いるため、従来に比べて信頼性の高い液晶表示装 置を形成することができる。また、そのような液晶表示 装置を表示部として用いることにより髙性能な電気器具 を得ることができる。

・【0115】また、本実施例は、実施の形態1乃至7の いずれとも自由に組みあわせることが可能である。

・【0116】 [実施例2] 本実施例では透過型の表示装 置の一例を示す。

・【0117】アクティブマトリクス基板を用い、実施例 1に従って液晶モジュールを作製し、バックライト60 4、導光板605を設け、カバー606で覆えば、図1 2にその断面図の一部を示したようなアクティブマトリ クス型液晶表示装置が完成する。なお、カバーと液晶モ ジュールは接着剤や有機樹脂を用いて貼り合わせる。ま た、基板と対向基板を貼り合わせる際、枠で囲んで有機 樹脂を枠と基板との間に充填して接着してもよい。ま た、透過型であるので偏光板603は、アクティブマト リクス基板と対向基板の両方に貼り付ける。

·【0118】本実施例においても、駆動回路に用いるT FT、または画素部に用いるTFTとして実施の形態1 乃至7のいずれか一に示した電気特性、信頼性ともに高 いTFTを用いるため、従来に比べて信頼性の高い液晶 表示装置を形成することができる。また、そのような液 晶表示装置を表示部として用いることにより高性能な電 気器具を得ることができる。

・【0119】また、本実施例は、実施の形態1乃至7の いずれとも自由に組みあわせることが可能である。

50 【0120】 [実施例3] 本実施例では、EL (Electr

o Luminescence) 素子を備えた発光表示装置を作製する 例を図13に示す。

【0121】図13(A)は、ELモジュールを示す上 面図、図13 (B) は図13 (A) をA-A' で切断し た断面図である。絶縁表面を有する基板900(例え ば、ガラス基板、結晶化ガラス基板、もしくはプラスチ ック基板等)に、画素部902、ソース側駆動回路90 1、及びゲート側駆動回路903を形成する。これらの 画素部や駆動回路は、上記実施例に従えば得ることがで きる。また、918はシール材、919はDLC膜であ り、画素部および駆動回路部はシール材918で覆わ れ、そのシール材は保護膜919で覆われている。さら に、接着材を用いてカバー材920で封止されている。 熱や外力などによる変形に耐えるためカバー材920は 基板900と同じ材質のもの、例えばガラス基板を用い ることが望ましく、サンドプラスト法などにより図13 に示す凹部形状(深さ3~10 um) に加工する。さら に加工して乾燥剤921が設置できる凹部(深さ50~ 200μm) を形成することが望ましい。また、多面取 りでELモジュールを製造する場合、基板とカバー材と 20 を貼り合わせた後、CO2レーザー等を用いて端面が一 致するように分断してもよい。

·【0122】なお、908はソース側駆動回路901及 びゲート側駆動回路903に入力される信号を伝送する ための配線であり、外部入力端子となるFPC(フレキ シブルプリントサーキット)909からビデオ信号やク ロック信号を受け取る。なお、ここではFPCしか図示 されていないが、このFPCにはプリント配線基盤(P WB)が取り付けられていても良い。本明細魯における 発光装置には、発光装置本体だけでなく、それにFPC もしくはPWBが取り付けられた状態をも含むものとす

【0123】次に、断面構造について図13 (B) を用 いて説明する。基板900上に絶縁膜910が設けら れ、絶縁膜910の上方には画素部902、ゲート側駆 動回路903が形成されており、画素部902は電流制 御用TFT911とそのドレインに電気的に接続された 画素電極912を含む複数の画素により形成される。ま た、ゲート側駆動回路903はnチャネル型TFT91 8とpチャネル型TFT714とを組み合わせたCMO S回路を用いて形成される。

·[0124] これらのTFT (911、913、914 を含む)は、上記実施の形態1乃至7のいずれか一を用 いた n チャネル型TFT、上記実施の形態 1 乃至7のい ずれか一を用いたpチャネル型TFTに従って作製すれ

·【0125】なお、TFTとEL素子の間に設ける絶縁 膜としては、アルカリ金属イオンやアルカリ土金属イオ シ等の不純物イオンの拡散をブロックするだけでなく、

の不純物イオンを吸着する材料が好ましく、更には後の プロセス温度に耐えうる材料が適している。これらの条 件に合う材料は、一例としてフッ素を多く含んだ窒化シ リコン膜が挙げられる。窒化シリコン膜の膜中に含まれ るフッ素濃度は、 $1 \times 10^{19} / \text{cm}^3$ 以上、好ましくは 窒化シリコン膜中でのフッ素の組成比を1~5%とすれ ばよい。窒化シリコン膜中のフッ素がアルカリ金属イオ シやアルカリ土金属イオン等と結合し、膜中に吸着され る。また、他の例としてアルカリ金属イオンやアルカリ 土金属イオン等を吸着するアンチモン (Sb) 化合物、 スズ(Sn)化合物、またはインジウム(In)化合物 からなる微粒子を含む有機樹脂膜、例えば、五酸化アン チモン微粒子(Sb2O5mnH2O)を含む有機樹脂膜 も挙げられる。なお、この有機樹脂膜は、平均粒径10 ~20 nmの微粒子が含まれており、光透過性も非常に 高い。この五酸化アンチモン微粒子で代表されるアンチ モン化合物は、アルカリ金属イオン等の不純物イオンや アルカリ土金属イオンを吸着しやすい。

18

·【0126】画素電極912は発光素子(EL素子)の 陽極として機能する。また、画素電極912の両端には パンク915が形成され、画素電極912上にはEL層 916および発光素子の陰極917が形成される。

·【0127】EL層916としては、発光層、電荷輸送 層または電荷注入層を自由に組み合わせてEL層(発光 及びそのためのキャリアの移動を行わせるための層)を 形成すれば良い。例えば、低分子系有機EL材料や髙分 子系有機EL材料を用いればよい。また、EL層として 一重項励起により発光(蛍光)する発光材料(シングレ ット化合物)からなる薄膜、または三重項励起により発 30 光(リン光) する発光材料(トリプレット化合物) から なる薄膜を用いることができる。また、電荷輸送層や電 荷注入層として炭化珪素等の無機材料を用いることも可 能である。これらの有機EL材料や無機材料は公知の材 料を用いることができる。

・【0128】陰極917は全画素に共通の配線としても 機能し、接続配線908を経由してFPC909に電気 的に接続されている。さらに、画素部902及びゲート 側駆動回路903に含まれる素子は全て陰極917、シ ール材918、及び保護膜919で覆われている。

40 【0129】なお、シール材918としては、できるだ け可視光に対して透明もしくは半透明な材料を用いるの が好ましい。また、シール材918はできるだけ水分や 酸素を透過しない材料であることが望ましい。

・【0130】また、シール材918を用いて発光素子を 完全に覆った後、すくなくとも図13に示すようにDL C膜等からなる保護膜919をシール材918の表面 ・(露呈面)に設けることが好ましい。また、基板の裏面 を含む全面に保護膜を設けてもよい。ここで、外部入力 端子(FPC)が設けられる部分に保護膜が成膜されな 積極的にアルカリ金属イオンやアルカリ土金属イオン等 50 いように注意することが必要である。マスクを用いて保 護膜が成膜されないようにしてもよいし、CVD装置で マスキングテープとして用いるテフロン(登録商標)等 のテープで外部入力端子部分を覆うことで保護膜が成膜 されないようにしてもよい。

・【0131】以上のような構造で発光素子をシール材9 18及び保護膜で封入することにより、発光素子を外部 から完全に遮断することができ、外部から水分や酸素等 〇 のEL層の酸化による劣化を促す物質が侵入することを 防ぐことができる。従って、信頼性の高い発光装置を得 ることができる。

·【0132】また、画素電極を陰極とし、EL層と陽極 を積層して図13とは逆方向に発光する構成としてもよ 110

·【0133】本実施例では、駆動回路に用いるTFT、 または画素部に用いるTFTとして実施の形態1乃至7 のいずれか一に示した電気特性、信頼性ともに高いTF Tを用いるため、従来の素子に比べて信頼性の高い発光 素子を形成することができる。また、そのような発光素 子を有する発光装置を表示部として用いることにより髙 性能な電気器具を得ることができる。

・【0134】なお、本実施例は実施の形態1~7と自由 に組み合わせることが可能である。

・【0135】 [実施例4] 本発明を実施して形成された 駆動回路や画素部は様々なモジュール(アクティブマト リクス型液晶モジュール、アクティブマトリクス型EL モジュール、アクティブマトリクス型ECモジュール) に用いることができる。即ち、それらを表示部に組み込 んだ電子機器全てに本発明を実施できる。

・【0136】その様な電子機器としては、ビデオカメ ラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴ ーグル型ディスプレイ)、カーナビゲーション、プロジ ェクタ、カーステレオ、パーソナルコンピュータ、携帯 情報端末(モバイルコンピュータ、携帯電話または電子 書籍等)などが挙げられる。それらの一例を図14~図 16に示す。

·【0137】図14(A)はパーソナルコンピュータで あり、本体2001、画像入力部2002、表示部20 03、キーボード2004等を含む。本発明を表示部2 003に適用することができる。

·【0138】図14 (B) はビデオカメラであり、本体 40 おける光源光学系2801の構造の一例を示した図であ 2101、表示部2102、音声入力部2103、操作 スイッチ2104、バッテリー2105、受像部210 6等を含む。本発明を表示部2102に適用することが できる。

·【0139】図14(C)はモバイルコンピュータ(モ ーピルコンピュータ)であり、本体2201、カメラ部 2202、受像部2203、操作スイッチ2204、表 示部2205等を含む。本発明は表示部2205に適用 できる。

あり、本体2301、表示部2302、アーム部230 8等を含む。本発明は表示部2302に適用することが できる。

·【0141】図14 (E) はプログラムを記録した記録 媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ り、本体2401、表示部2402、スピーカ部240 8、記録媒体2404、操作スイッチ2405等を含 む。なお、このプレーヤーは記録媒体としてDVD(D igtial Versatile Disc), CD 10 等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ トを行うことができる。本発明は表示部2402に適用 することができる。

·【0142】図14(F)はデジタルカメラであり、本 体2501、表示部2502、接眼部2503、操作ス イッチ2504、受像部(図示しない)等を含む。本発 明を表示部2502に適用することができる。

·【0143】図15 (A) はフロント型プロジェクター であり、投射装置2601、スクリーン2602等を含 む。本発明は投射装置2601の一部を構成する液晶モ 20 ジュール2808に適用することができる。

·【0144】図15 (B) はリア型プロジェクターであ り、本体2701、投射装置2702、ミラー270 8、スクリーン2704等を含む。本発明は投射装置2 702の一部を構成する液晶モジュール2808に適用 することができる。

·【0145】なお、図15 (C) は、図15 (A) 及び 図15 (B) 中における投射装置2601、2702の 構造の一例を示した図である。投射装置2601、27 02は、光源光学系2801、ミラー2802、280 4~2806、ダイクロイックミラー2803、プリズ ム2807、液晶モジュール2808、位相差板280 9、投射光学系2810で構成される。投射光学系28 10は、投射レンズを含む光学系で構成される。本実施 例は三板式の例を示したが、特に限定されず、例えば単 板式であってもよい。また、図15(C)中において矢 印で示した光路に実施者が適宜、光学レンズや、偏光機 能を有するフィルムや、位相差を調節するためのフィル ム、IRフィルム等の光学系を設けてもよい。

·【0146】また、図15(D)は、図15(C)中に る。本実施例では、光源光学系2801は、リフレクタ -2811、光源2812、レンズアレイ2813、2 814、偏光変換素子2815、集光レンズ2816で 構成される。なお、図15 (D) に示した光源光学系は 一例であって特に限定されない。例えば、光源光学系に 実施者が適宜、光学レンズや、偏光機能を有するフィル ムや、位相差を調節するフィルム、IRフィルム等の光 学系を設けてもよい。

・【0147】ただし、図15に示したプロジェクターに ·【0140】図14(D)はゴーグル型ディスプレイで 50 おいては、透過型の電気光学装置を用いた場合を示して 21

おり、反射型の電気光学装置及びELモジュールでの適 用例は図示していない。

·【0148】図16 (A) は携帯電話であり、本体29 01、音声出力部2902、音声入力部2903、表示 部2904、操作スイッチ2905、アンテナ290 6、画像入力部(CCD、イメージセンサ等)2907 等を含む。本発明を表示部2904に適用することがで きる。

·【0149】図16 (B) は携帯書籍 (電子書籍) であ り、本体3001、表示部3002、3003、記憶媒 10・【図4】 体3004、操作スイッチ3005、アンテナ3006 等を含む。本発明は表示部3002、3003に適用す ることができる。

·【0150】図16 (C) はディスプレイであり、本体 8101、支持台3102、表示部3103等を含む。 本発明は表示部3103に適用することができる。

【0151】ちなみに図16(C)に示すディスプレイ は中小型または大型のもの、例えば5~20インチの画 面サイズのものである。また、このようなサイズの表示 部を形成するためには、基板の一辺が1mのものを用 い、多面取りを行って量産することが好ましい。

・【0152】以上の様に、本発明の適用範囲は極めて広 く、あらゆる分野の電子機器の作製方法に適用すること が可能である。また、本実施例の電子機器は実施例1~ 3のどのような組み合わせからなる構成を用いても実現 することができる。

·[0153]

・【発明の効果】本発明により工程数を増加させることな く、GOLD構造と同等の効果を得ることができ、TF Tが占める面積を縮小することができるため、今後のさ らなる高精細化(画素数の増大)及び小型化に伴う各表示 画素ピッチの微細化を進められる。

・【図面の簡単な説明】

·【図1】 実施の形態1を示す図。

·【図2】 実施の形態1を示す図。

·[図3] 実施の形態1を示す図。

シミュレーションにおけるモデル図および シミュレーション結果を示す図。

·【図5】 実施の形態2を示す図。

·【図6】 実施の形態3を示す図。

·【図7】 実施の形態4を示す図。

・【図8】 実施の形態5を示す図。

·【図9】 実施の形態6を示す図。

·【図10】 実施の形態7を示す図。

·【図11】 AM-LCDの外観を示す図。(実施例 1)

20 ·【図12】 液晶表示装置の断面図の一例を示す図であ る。(実施例2)

・【図3】

·【図13】 ELモジュールの上面および断面を示す図 である。(実施例3)


·【図14】 電子機器の一例を示す図。


·【図15】 電子機器の一例を示す図。


·【図16】 電子機器の一例を示す図。

·【図1】













:【図6】....




·【図7】


・【図8】





【図9】

【図10】











·【図14】

【図15】



【図16】



フロントページの続き

F ターム(参考) 2H092 GA49 GA50 JA24 JA34 JA37 JA41 JB58 JB61 KA10 KB25 MA27 NA21 NA26 PA03 PA07 PA08 PA10 PA11 PA13 RA05 SC094 AA05 AA15 AA25 AA43 AA48 AA53 BA03 BA27 BA43 CA19 DA09 DA13 DB01 DB04 EA04 EA05 EA07 EB02 FA01 FA02 FB12 FB14 FB15 GB10 FF110 AA06 AA09 AA14 AA16 AA25 BB02 BB04 CC02 DD02 EE14 EE22 EE23 EE24 EE28 EE30 GG02 GG13 GG28 GG29 GG31 GG32 GG34 HJ01 HJ04 HM02 HM04 HM12 HM15 NN02 NN05

QQ19

NN36 NN40 NN72 NN73 QQ11

1